高速系统选择参考晶振时，不建议只根据目标时钟频率反向选择同频晶振，而应该从整个时钟链路分析。如果系统主要关注频率准确度，应重点关注晶振的频率稳定度和温度特性；如果系统对高速接口、ADC/DAC或SerDes性能要求较高，则需要进一步关注相位噪声和抖动。

普通高速数字系统：采用低相位噪声的CMOS晶振作为参考源；

差分时钟的系统：可以选择LVDS、HCSL等输出形式。

当设备需要在较宽温度范围内保持稳定运行时，可以进一步选择TCXO温补晶振。KOAN晶振提供多种低噪声晶振和TCXO温补晶振方案，包括CMOS、LVDS、HCSL、True Sine、Clipped Sine等输出形式，以及1612、2016、2520、3225、5032、7050等不同尺寸，可根据PLL参考时钟、通信设备和高速数字系统的具体需求进行选型。