为什么晶振频率有很多小数点?如何判断常用频率

发布时间:2026-05-14 阅读次数:203

我们经常会看到一些小数点后带有多位数字的晶振频率,例如19.6608MHz、3.072MHz、20.48MHz、33.1776MHz、25.000625MHz。大部分频率是根据系统需求反向推导得到的结果。


晶振只是整个时钟系统最基础的参考时钟,后面通常还会连接PLL倍频器、分频器,以及多个独立的外设时钟域。时钟设计的关键,是让各级时钟在倍频、分频以及通信协议之间尽量保持整数关系。这样既能方便时钟转换,也能减少频率误差和时序偏差。


为什么有的晶振频率有很多小数点?

整数分频

分频不是整数,就会产品频率误差,最终导致通信错误。例如1.8432MHz、3.072MHz、19.6608MHz等频率都是为了满足整数分频关系而设计出来的.为满足整除关系,通常会反向选择时钟频率。

波特率 = 系统时钟频率 /分频系数

例:115200bps = 1.8432 MHz/16


二进制分频

很多时钟设计会围绕2的幂展开,其优势是分频简单、误差小、也更容易实现。例如20.48MHz可以表示为2048×10kHz,类似的频率还有10.24MHz、5.12MHz等。这些频率看起来不像整数频点,但在系统内部非常规整,因为它们可以通过连续二分频构建完整的时钟体系。这类频率通常用于MCU、DSP或工业控制系统中。



PLL倍频和分频
现代SoC和高速通信芯片几乎都会使用PLL锁相环来生成系统时钟。晶振本身只提供一个比较低、比较稳定的基础频率,例如24MHz、25MHz。但芯片内部不同模块需要的频率往往差别很大,有的甚至高达几百MHz或几GHz。PLL可以把基础时钟进行倍频、分频,生成系统真正需要的各种频率。25.000625MHz、33.1776MHz、74.25MHz等的频率是PLL根据通信协议、采样率或者网络接口要求合成出来的。


影响频率选择的其它因素

PLL

理论上PLL可以通过倍频与分数分频生成任意目标频率,但频率合成会影响输出时钟的相位噪声与抖动性能。在高速接口应用中,时钟抖动会直接降低信号质量,例如增加误码率、降低信噪比或影响采样精度。


电磁兼容性

时钟信号本身会产生周期性电磁辐射,其频率及谐波可能与系统中的其他信号源发生耦合或干扰,包括开关电源频率、音频采样频率以及射频工作频段等。


历史设计

在许多通信协议中,时钟体系在早期设计阶段已经固定,包括参考频率、分频结构以及外设时序关系。


如何判断一个频率是否常用?

常用的频率有如下几个特点:

- 服务于标准协议:USB使用48MHz、Etherne使用25MHz或125MHz、视频系统常见27MHz或74.25MHz、RTC使用32.768kHz……

- 可以通过整数分频生成常见波特率或外设时钟,例如11.0592MHz能够无误差生成多个标准UART波特率;

- 出现在主流芯片的参考设计中,并且被多个厂商同时采用;

- 可直接购买到的标准晶振料号。


KOAN晶振提供无源/有源晶振全系列方案 - 规格齐全、现货充足 - 专业测试能力保障产品品质与稳定性

AF93AEEA-F824-4930-A7A9-85B00E7D6359.png


KOAN晶振

我们提供无源晶振与有源晶振,覆盖多种封装尺寸及频率方案。常用频率及非标准频率晶振均备有充足现货,可满足不同应用场景的时钟设计需求。


公司持续推进精细化质量管理,并配备专业的频率测试与可靠性检测仪器,可对频率精度、稳定性、相位噪声及相关性能进行严格测试与验证。在产品稳定性、技术支持及品质控制方面保持行业领先水平,为客户提供更加专业、可靠的晶振解决方案。


  • 上一篇:为什么晶振标称频率和实际频率不完全一样?
  • 下一篇:从本振到系统时钟:收音机晶振角色的演变与失效表现