石英晶体谐振器本身并不能直接产生振荡信号，需要与外围振荡电路共同工作。因此，晶振选型只是第一步，合理的晶振电路设计同样决定了系统最终的稳定性。如果晶振电路设计不合理，可能出现频率偏移、起振困难、温度变化导致停振、EMI干扰增加等问题。在晶振电路设计过程中，需要重点考虑哪些因素呢？

什么是晶体振荡电路？

振荡电路是一种能够产生周期性变化电压或电流信号的电子电路。一个完整的振荡电路通常由放大器和反馈网络组成。放大器用于补偿电路中的能量损耗，而反馈网络通过正反馈方式，使电路维持稳定振荡。石英晶振利用压电效应工作。当外加电压作用于石英晶片时，晶片会产生机械变形；反过来，当晶片受到机械振动时，也会产生电荷变化。由于石英晶体具有高Q值、低损耗以及稳定的频率特性，因此被广泛应用于精密时钟源设计。常见的晶体振荡方式主要分为串联谐振和并联谐振，其中并联型Pierce振荡电路是目前MCU应用中最常见的晶振电路结构。

晶振电路设计的六个关键因素

晶振电路设计主要需要关注谐振方式、负载电容、激励电平、振荡模式、PCB布局以及负阻抗六个方面。这些参数相互影响，共同决定晶振是否能够可靠起振，以及输出频率是否满足系统要求。

1. 谐振电路：串联振荡与并联振荡

石英晶体本身属于被动元件，不能主动输出时钟信号，需要通过振荡电路提供能量。

串联谐振电路：串联谐振电路中，晶体与电容组成串联回路。当工作频率接近晶体串联谐振频率时，晶体呈现较低阻抗状态，电路利用这一特性产生振荡。串联谐振方式的特点是晶体工作在串联谐振点附近，通常不需要外部负载电容。

并联谐振电路目前大多数MCU晶振应用采用并联谐振方式，也就是常见的Pierce振荡电路。该电路通常由石英晶体、两个负载电容、芯片内部反相器以及反馈电阻组成。通过调整负载电容，可以改变晶振实际工作频率，使其更加接近目标频率。因此，在使用无源晶振时，需要确认芯片规格书要求的负载电容CL值。

2. 负载电容对晶振频率有什么影响？

负载电容（Load Capacitance，CL）是晶振应用设计中的重要参数。晶振的实际输出频率会受到外围电容影响，因此晶体规格书中的频率通常是在指定负载条件下测试得到的。如果负载电容选择不合理，会导致：

晶振频率偏移；

起振时间增加；

振荡幅度降低；

频率稳定性下降。

一般情况下，较大的负载电容可以提高在线Q值，使远端相位噪声表现更好，同时降低老化率。但是，如果负载电容过大，会增加振荡电路负担，使晶振难以达到目标频率，甚至出现不起振的问题。较小的负载电容更容易启动振荡，并且频率调整范围较大，但可能导致频率精度和稳定性下降。因此，晶振负载电容需要根据芯片内部振荡电路、晶振参数以及实际应用环境综合匹配。

3. 激励电平如何影响晶振性能？

激励电平（Drive Level）表示晶振工作时消耗的功率。石英晶体在振荡过程中需要一定能量维持机械振动。如果驱动功率过高，会导致晶片振幅增加，并产生一系列影响。例如：

频率稳定性下降；

晶振老化速度增加；

晶体内部温度升高；

长期可靠性降低。

激励电平通常可以通过以下公式计算：Drive Level = Irms² × R。其中，Irms表示流经晶体的均方根电流，R表示晶体等效电阻。在设计晶振电路时，需要保证晶体工作在合理激励范围内，避免过驱动造成性能下降。

4. 晶振频率与振荡模式选择

晶振频率与石英晶片厚度密切相关。一般来说，晶片越薄，振荡频率越高。但是由于制造工艺限制以及晶片机械强度要求，晶片不能无限减薄。对于几十MHz以上甚至更高频率的应用，通常采用泛音晶体。例如，一颗20MHz基频晶体，可以通过五次泛音方式实现100MHz附近的振荡频率。基频晶振具有电路设计简单、启动性能好的特点，常用于常规时钟应用。泛音晶振则适用于更高频率需求，例如通信设备、高速信号系统等应用。

5. 晶振PCB走线设计注意事项

晶振电路属于敏感模拟电路，PCB布局会直接影响晶振稳定性。在PCB设计过程中，应尽量缩短晶振与芯片之间的连接距离，减少信号线长度。同时，需要避免晶振走线与高速数字信号线、电源线以及高频干扰源平行布置。合理的晶振布局可以减少寄生电容和电磁干扰，提高：

晶振启动可靠性；

频率稳定性；

系统抗干扰能力。

通常建议将晶振靠近MCU放置，并保持晶振区域干净，减少其他高速器件影响。

6. 什么是晶振负阻抗？

负阻抗（Negative Resistance）是判断晶振电路是否能够稳定起振的重要指标。振荡电路需要提供足够的负阻抗，用来抵消晶体自身的等效电阻损耗。如果振荡电路提供的负阻抗不足，晶振可能出现：

启动失败；

低温环境不起振；

批量生产异常；

长期运行停止振荡。

工程中通常通过负阻测试评估晶振电路裕量。常见方法是在晶振回路中串联一个电阻，然后观察增加电阻后电路是否仍然能够正常起振。一般建议：振荡电路负阻抗应达到晶振ESR（等效串联电阻）的3～5倍以上。负阻抗裕量越高，晶振电路可靠性越好。

晶振电路设计常见问题

为什么晶振不起振？

晶振不起振可能由多个因素造成，包括晶振型号选择错误、负载电容不匹配、负阻抗不足、激励电平异常以及PCB布局不合理等。

因此，在设计阶段不能只关注晶振频率，还需要验证整个振荡系统。

如何提高晶振电路稳定性？

提高晶振电路可靠性的关键在于：

选择匹配的晶振型号；

确认负载电容参数；

测试振荡裕量；

控制激励电平；

优化PCB布局；

进行温度和长期稳定性测试。

KOAN晶振提供石英晶体谐振器、时钟振荡器、温补晶振、差分晶振等多系列产品，并支持晶振选型、电路匹配以及应用技术咨询，帮助客户优化时钟方案设计。