随着高速数字电路和高速通信技术的发展，上升下降时间是一个比较重要的参数，决定了数字信号边沿切换的速度，直接影响系统时序、信号完整性（SI）以及电磁兼容（EMC）性能。

什么是上升时间和下降时间？

有源晶振输出稳定的时钟信号，其输出波形主要分为单端输出和差分输出两大类。

单端输出：Sine（正弦波）、Clipped Sine（削峰正弦波）、CMOS和TTL等；

差分输出：LVDS、LVPECL、HCSL等高速接口标准，应用于高速计算机、数字通信系统、雷达、测量仪器以及频率合成器等。

上升时间（Rise Time，Tr）是指输出电压从低电平上升到高电平所需要的时间。行业通常采用10%～90%的电压范围进行定义，也有部分标准使用20%～80%作为测量区间。

下降时间（Fall Time，Tf）是指输出电压从高电平下降到低电平所需要的时间，同样一般按照90%下降至10%的电压范围进行测量。

这两个参数的单位通常为ns（纳秒）。

为什么上升下降时间很重要？

上升时间和下降时间反映的是数字信号边沿切换速度。边沿越快，数字电路能够更准确地区分逻辑"0"和逻辑"1"，时钟信号的时间误差更小，更适合高速数据传输。

但边沿速度并不是越快越好。当Tr、Tf非常短时，信号中会包含更多高频谐波，虽然能够获得更好的时序裕量，却容易产生较强的电磁辐射（EMI），同时PCB布线中的阻抗不连续也更容易引起反射、振铃和串扰。

如果上升下降时间过长，虽然高频谐波减少，有助于降低EMI，但数字边沿变得缓慢，可能导致建立时间和保持时间不足，在高速系统中容易增加时序误差，甚至造成误码。在高速电路设计中，需要根据应用场景选择合适的边沿速度，在信号完整性、EMI和系统时序之间取得平衡。

不同输出方式对上升下降时间有什么区别？

CMOS和TTL输出通常具有较大的电压摆幅，能够提供较强的驱动能力，因此广泛应用于MCU、FPGA、DSP等数字系统。而LVDS、LVPECL、HCSL等差分输出方式采用两路互补信号进行传输，具有更快的边沿、更低的抖动、更好的抗干扰能力以及更高的数据传输速率，因此成为高速通信、服务器、高速存储及网络设备中的主流时钟方案。对于高速差分输出晶振来说，上升下降时间通常要求更短，并且两路差分信号的边沿一致性也十分重要，这有助于降低共模噪声并提高传输质量。

上升下降时间如何测量？

上升下降时间属于有源晶振的重要电性能参数，一般需要使用专业测试设备进行测量。测试过程中，通常配合高速示波器观察输出波形，同时结合专业晶振测试设备分析各项电性能参数。由于高速方波包含大量高频谐波，示波器带宽必须足够高，否则测得的上升时间会明显偏大。

一般来说，测试设备带宽至少应达到被测信号最高频率的数倍，高速时钟测试通常建议采用更高带宽的示波器，以保证测试结果的真实性和重复性。在KOAN有源晶振产品规格书中，以KS506T系列为例，可以查看对应型号规定的上升时间和下降时间范围。产品出厂前，相关电性能参数均通过S&A280B专业测试设备进行检测，以确保输出波形满足设计要求。

如何选择合适的上升下降时间？

对于普通MCU控制、电表、家电等应用，一般CMOS输出即可满足要求，不必刻意追求极快的边沿速度。对于PCIe、以太网、5G通信、数据中心、高速ADC/DAC以及高速FPGA系统，则应重点关注上升下降时间、相位抖动、输出波形以及信号完整性，优先选择低抖动、高速差分输出晶振，以保证系统具有稳定可靠的时钟性能。

KOAN晶振提供CMOS、TTL、LVDS、LVPECL、HCSL等多种输出方式的时钟振荡器产品，并配备S&A280B测试系统、E5052B信号源分析仪以及高低温试验设备，可对输出波形、上升下降时间、相位噪声、抖动及频率稳定性等关键参数进行全面检测，为客户提供专业的时钟解决方案。