杂散电容超过3pF是非常常见的情况，例如：

• MCU引脚电容较大，理想中是2pF，但是实际项目中可能会达到4~7pF。

• 当晶振与MCU之间距离较远时，走线长度带来的分布电容会迅速增加。每增加1cm走线，就可能增加0.2~1pF的额外电容。

• 在多层PCB中，如果晶振信号线紧贴地平面或电源层，还会形成类似平板电容的结构，这种耦合效应在四层及以上板子中尤为明显。

• 较大的焊盘设计或不合理的外接电容布局，也会进一步放大寄生效应。

• ……