无源晶振不能单独输出稳定的时钟信号，必须与MCU、时钟IC或振荡器芯片共同组成振荡电路，例如常见的皮尔斯（Pierce）振荡器，才能满足振荡条件并正常工作。在该电路中，两个外接电容C1、C2与晶振共同形成负载网络，其等效负载电容就是晶振规格书中标注的CL。当实际负载电容与规格书要求一致时，晶振才能输出设计标称频率；如果负载电容偏差较大，则可能出现频率偏移、起振困难甚至无法振荡等问题。

为什么无源晶振需要匹配电容？

对于无源晶振来说，外接电容不仅决定是否能够正常起振，还影响整个振荡系统的稳定性。如果负载电容选择不合理，可能出现以下情况：

输出频率偏离标称频率；

起振时间延长；

振荡幅度不足；

频率稳定性下降；

相位噪声恶化；

极端情况下甚至无法起振。

常见的晶振负载电容有哪些？

- 对于32.768kHz音叉晶体，常见规格包括6pF、7pF、9pF和12.5pF。

- 对于MHz级石英晶体，常见规格包括8pF、9pF、12pF、15pF、18pF和20pF。

在采购晶振时，需要确认MCU或时钟芯片支持的负载电容范围，再选择对应规格的晶体。

匹配电容C1、C2如何计算？

在皮尔斯振荡电路中，通常采用两只相同的电容，即：C1 = C2。实际负载电容可按照下面公式计算：

CL = (C1 × C2) ÷ (C1 + C2) + Cstray

CL ≈ C1 ÷ 2 + Cstray

其中

- CL：晶振规格书要求的负载电容；

- C1、C2：外接匹配电容；

- Cstray：PCB走线、芯片引脚及焊盘等形成的杂散电容。

工程设计中，杂散电容一般约为4～6pF。当晶振规格书要求CL = 12.5pF，考虑约5pF杂散电容时，通常建议C1 = C2 = 15～18pF。如果规格书要求CL = 9pF，通常选择C1 = C2 ≈12pF。实际设计时，还应结合MCU输入电容、PCB布局以及厂商推荐值进行微调。

杂散电容为什么需要考虑？

PCB走线长度、晶振与MCU之间的距离、焊盘尺寸、芯片输入电容以及周围布线都会形成额外的寄生电容。如果杂散电容过大，会使实际负载电容高于设计值，造成输出频率下降，并降低频率一致性。因此，在高速、高精度应用中，应尽量：

缩短晶振与MCU之间的走线；

避免信号线跨越分割区域；

减少过孔数量；

合理控制PCB寄生电容。

负载电容越大越好吗？

- 负载电容CL较大：静电容C0变化对输出频率影响较小，因此频率稳定性更高，远端相位噪声表现通常更好。但由于振荡回路负载增加，晶振调整到标称频率更加困难，对振荡器驱动能力要求更高，起振速度也可能变慢。

- 负载电容CL较小：晶振更容易起振，频率调整更加灵活，近端相位噪声表现较好。但系统对静电容C0、PCB寄生参数及制造一致性更加敏感，频率更容易受到外部因素影响。

在晶振设计过程中，需要根据应用场景，在功耗、稳定性、起振性能和频率调整能力之间取得平衡。同一封装尺寸下，负载电容越小，通常功耗越低，因此低CL晶振广泛应用于可穿戴设备、物联网终端及其他低功耗产品。

如何确保晶振参数满足设计要求？

实际应用中，还需要综合评估频率误差、ESR、静电容C0、品质因数Q值、起振时间、相位噪声、抖动以及温度稳定性等指标。KOAN晶振配备E5052B信号源分析仪，用于测试晶振相位噪声与抖动；S&A250B用于测量石英晶体谐振器40余项电性能参数；S&A280B用于振荡器输出波形及电性能测试。同时，公司还配备高低温试验箱、抗冲击试验设备，可验证晶振在温度、电压、负载变化等不同工作条件下的频率稳定性，为客户提供晶振选型、电路匹配和故障分析等技术支持。