相位噪声是衡量晶振频率短期稳定性的指标，描述载波附近的随机相位波动。相噪优化不能只靠增大电流、减小负载电容、提高负阻。需要在频率稳定性、起振裕量、驱动电平、功耗、相位噪声之间进行系统权衡。相位噪声通常以dBc/Hz表示。如图，1kHz偏移处相位噪声为 -127.5221dBc / Hz。

（E5052B相噪分析仪实拍测试数据）

KOAN晶振配备E5052B信号分析仪，可用于相位噪声和抖动分析；同时配置S&A280B、S&A250B、高低温箱及抗冲击试验设备，用于评估晶振在温度、负载、功率和电压变化条件下的性能。

什么是近端相噪和远端相噪？

近端与远端是相对于载波频率的偏移距离，并没有所有产品通用的固定分界点。实际评估时，应根据系统标准关注1Hz、10Hz、100Hz、1kHz、10kHz、100kHz或更远的偏移频点。晶体本身对近端相噪具有重要影响，但近端相噪并非只由晶体决定；远端相噪更依赖振荡IC和外围电路，但晶体参数、驱动条件和PCB环境同样会产生影响。

近端相噪指靠近载波的低偏移频率噪声，例如1Hz、10Hz、100Hz或1kHz偏移处的噪声。它通常与以下因素有关：

石英晶体的Q值和谐振特性；

晶体谐振电阻ESR；

振荡IC的闪烁噪声；

晶片、封装及PCB机械应力；

温度波动、振动和电源低频噪声；

振荡电路的负阻裕量和工作点。

远端相噪指远离载波的较高偏移频率噪声，例如10kHz、100kHz、1MHz或更远偏移处的噪声。它通常与以下因素有关：

振荡IC的宽带噪声；

输出缓冲器和时钟分配电路噪声；

电源纹波、DC-DC开关噪声及地噪声；

输出负载、端接和PCB串扰；

测试带宽、测量环境及外部射频干扰。

近端和远端相噪的主要区别

起振时间与相位噪声的关系

起振时间是指晶振从上电到进入稳定振荡所需的时间。它主要与晶体谐振电阻、振荡器负阻、环路增益、负载电容、供电电压和温度有关。高Q晶体通常具有较低的损耗和较好的频率选择性，但Q值越高，也不一定起振速度越快。

实际起振速度取决于晶体损耗与振荡器提供的环路增益是否匹配。当晶体谐振电阻较低、振荡器负阻裕量充足时，电路通常更容易可靠起振。若驱动能力不足或负载电容过大，则可能出现启动变慢、低温不起振或振荡不稳定。更多内容可参考《Q值》。

负性阻抗如何影响晶振性能？

负性阻抗（也称负阻）是振荡器维持振荡所提供的等效负阻能力。它用于抵消晶体谐振器的损耗，使振荡能够建立并持续。设计中通常关注负阻裕量，即振荡器可提供的负阻与晶体谐振电阻之间的比例。负阻应明显大于晶体谐振电阻，才能在温度变化、供电波动、器件批次差异和老化条件下可靠起振。提高跨导gm通常可提高振荡器驱动能力和负阻裕量，但不应无限增加。负阻或驱动能力过高，可能使晶体驱动电平超标，造成频率变化、老化加速或长期可靠性下降。

负载电容CL对相噪和起振的影响

负载电容由外围匹配电容、芯片管脚、PCB走线及焊盘寄生电容共同决定。它会影响实际工作频率、牵引量、负阻裕量和起振时间。

较小的负载电容：较小CL通常可减小振荡回路的电容负担，并可能提高负阻裕量，使晶振更容易起振。但CL过小可能带来以下风险：实际频率偏离标称值、对寄生电容和元件容差更敏感、频率牵引量增大、输出稳定性和系统一致性下降。

较大的负载电容：较大CL通常可降低频率对少量寄生电容变化的敏感性，但也可能降低负阻裕量、延长启动时间，并增加不起振风险。

驱动电平和电流应如何优化？

晶体驱动电平应处于晶振规格书允许范围内。适当的驱动有助于可靠起振和稳定振荡。驱动电平变化可能同时影响振幅、非线性、器件噪声、晶体自热和电源噪声耦合。优化步骤如下：

满足晶体的最大允许驱动电平；

保证全温、全压条件下具有足够负阻裕量；

在实际工作点测试相位噪声；

比较不同驱动档位下的相噪、启动时间和功耗；

选择满足系统要求的最低风险工作点。

常见问题

近端相噪只由晶体Q值决定吗？

不是。Q值和ESR非常重要，但振荡IC闪烁噪声、供电低频噪声、温度、机械应力和电路工作点也会影响近端相噪。

增大负阻一定能改善相噪吗？

不一定。适当的负阻裕量有助于可靠起振，但过高的驱动能力可能增加晶体驱动电平、非线性或电源噪声耦合。应通过实际测试确定合适工作点。

减小负载电容一定能降低相噪吗？

不一定。较小CL可能改善起振裕量，但也会增加频率对寄生电容的敏感性。CL应首先满足晶振标称负载电容要求，再评估相噪和起振表现。