晶振功耗及低功耗设计方案
发表于 2026-03-19 02:44无源晶振:低功耗方案
无源晶振本身不消耗电流,但为了实现系统整体低功耗并保持稳定可靠,晶振仍需优化其工作特性:既能在较低激励功率下可靠起振,又能在整个工作过程中保持频率稳定。在实际设计中,还需注意无源晶振与时钟芯片的兼容性。对于低功耗应用,建议选用电压为1.8V的时钟芯片。否则,仅通过降低激励功率或减小负载电容,可能会导致晶振起振困难,甚至无法振荡。
有源晶振:低功耗方案
晶振的控制方式也会影响功耗: - OE(Output Enable):关闭输出时,晶振内部仍然振荡,功耗几乎不变,主要用于控制输出端口。 - ST(Stand-by / Power Down):晶振内部振荡停止,电流降至微安级,可降低功耗。 在低功耗系统中,结合低电压晶振和ST模式,可以将晶振功耗降到最低。