MCU引脚电容

MCU的晶振引脚本身就存在输入/输出寄生电容。设计时如果只按照2pF进行估算，但实际器件在特定工作状态下达到更高的等效电容，就会使晶振实际负载明显增加。选型时应尽量查看MCU数据手册，而不是只采用一个固定的经验值。

PCB走线长度

晶振应该尽可能靠近MCU。当晶振与MCU之间距离较远时，OSC_IN和OSC_OUT走线本身就会形成额外寄生电容。尤其是在高密度PCB中，走线与参考地、相邻走线之间的耦合会进一步增加寄生参数。晶振走线越短越好，不要为了布局方便而将晶振放置在距离MCU较远的位置。

多层PCB中的地平面耦合

在四层或更多层PCB中，晶振走线下方如果存在连续地平面，信号线与地之间会形成额外的分布电容。如果走线过长、距离参考平面过近，就可能使实际Cstray明显高于设计初期估算值。

焊盘和过孔

过大的焊盘、过多的过孔以及不合理的走线方式，也可能增加寄生电容。在满足制造工艺和可靠性的前提下，晶振相关焊盘和走线应尽可能紧凑。