无源晶振（石英晶体谐振器）是单片机、MCU、FPGA等数字电路中最常见的时钟器件之一。有源晶振接上电源即可工作，而无源晶振却必须搭配两个外部电容，否则可能无法起振。无源晶振为什么需要匹配电容？负载电容如何选择？

配图为陶瓷面谐振器: KX502

石英晶体为什么能够振荡？

石英晶体（Quartz Crystal）的主要成分是二氧化硅（SiO₂），具有典型的压电效应（Piezoelectric Effect）。当石英晶体受到机械压力时，其表面会产生电荷；反之，当在晶片两端施加交变电压时，晶体又会产生机械振动。这种机械能与电能之间相互转换的特性，使石英晶体能够在特定频率下持续振荡。由于石英晶体具有极高的品质因数（Q值），因此能够提供稳定且精确的时钟频率，广泛应用于各种电子设备中。

为什么无源晶振不能单独工作？

无源晶振本身只是一个高Q值谐振器件，并不具备放大能力。它只能决定振荡频率，却不能自行产生持续振荡。因此，必须借助外部放大器和反馈网络，才能形成完整的振荡回路。通常，MCU或处理器内部已经集成了振荡放大器，而工程师需要在外部增加晶振及匹配电容，共同组成完整的振荡电路。因此，无源晶振需要配合外围电路才能正常输出稳定的时钟信号。

皮尔斯振荡器为什么应用最广？

目前绝大多数MCU、DSP及微控制器都采用皮尔斯振荡器（Pierce Oscillator）结构。

典型皮尔斯振荡器主要由以下部分组成：

石英晶体（X1）

MCU内部反相放大器（Amplifier）

两个负载电容（C1、C2）

偏置电阻（Rf）

阻尼电阻（Rd，部分设计采用）

其中，两个负载电容负责建立反馈网络，使振荡器满足巴克豪森振荡条件（Barkhausen Criterion），从而保证电路能够顺利起振并稳定工作。由于结构简单、稳定性高、成本低，因此皮尔斯振荡器已经成为最常见的晶振应用电路。

什么是负载电容（Load Capacitance）？

每颗石英晶振都会在规格书中标明负载电容（CL）。负载电容表示晶振在标称频率下正常工作时所要求看到的等效电容。

常见负载电容包括：

- 32.768kHz RTC晶体：6pF、7pF、9pF、12.5pF；

- MHz晶体 常见规格有：8pF、9pF、12pF、15pF、18pF、20pF。

如果MCU规格书要求使用特定负载电容，而实际设计没有满足该参数，就可能导致：

起振困难

频率偏移

起振时间过长

甚至完全不起振

因此，负载电容是晶振选型过程中必须重点关注的重要参数。

为什么需要匹配电容？

很多工程师误以为规格书上的CL就是外接电容的数值，其实并不是。晶振实际看到的负载电容由两部分组成：

外部匹配电容（C1、C2）

PCB杂散电容（Cstray）

PCB上的走线、电源层、焊盘、MCU引脚等都会形成杂散电容。一般情况下：杂散电容 Cstray ≈ 4～6pF。因此，在设计电路时，需要综合考虑杂散电容，再计算匹配电容，使晶振实际负载尽量接近规格书标称值。通常为了保证振荡对称性，会选择：C1 = C2，这种设计不仅计算简单，也有利于提高振荡稳定性。

匹配电容选择不当会有哪些影响？

如果匹配电容选择错误，即使晶振本身没有问题，也可能出现各种异常。

- 电容过小：起振容易、频率偏高、稳定性下降、易受噪声干扰

- 电容过大：起振困难、起振时间增加、驱动能力不足、频率偏低、严重时无法起振

设计时应结合晶振规格书、MCU推荐电路及PCB布局综合选择，而不是简单套用固定数值。

无源晶振不起振还有哪些原因？

除了匹配电容外，无源晶振不起振还可能由以下原因引起：

- 激励电平不合适：驱动功率过大可能损坏晶片内部结构，导致频率漂移、稳定性下降，甚至造成晶体永久失效。

- PCB布局不合理：晶振应尽量靠近MCU放置，避免走线过长，同时远离高速数字信号和强电磁干扰源，以降低寄生参数影响。

- 焊接工艺问题：焊接温度过高、加热时间过长或重复返修，都可能损伤晶振内部结构，引起不起振或后期失效。

- 参数选择错误：包括频率错误、负载电容错误、ESR（等效串联电阻）过高、驱动能力不足。

晶振设计建议

为了提高无源晶振的可靠性，建议在电路设计时重点关注以下几点：

根据MCU推荐电路选择皮尔斯振荡器结构；

按照晶振规格书正确选择负载电容；

综合考虑PCB杂散电容计算匹配电容；

保持晶振靠近MCU，缩短走线长度；

避免高速信号、时钟线及电源噪声干扰；

控制焊接温度及焊接时间，减少热损伤。