晶振是电子系统的时钟基准，其频率稳定性会影响MCU运行、数据采集、通信同步、射频调制、数字接口和系统时序。实际应用中，晶振及其外围振荡电路可能受到电磁干扰EMI、射频干扰RFI和电源噪声影响，从而出现频率偏移、相位噪声增加、抖动增大、起振不稳定甚至停振等问题。

晶振会受到哪些干扰？

1. 电磁干扰（EMI）

电磁干扰可能来自开关电源、DC-DC转换器、电机、继电器、高速数字信号、显示接口、无线模块及外部辐射源。干扰可通过辐射、传导、电容耦合、磁场耦合或共阻抗耦合进入晶振及振荡电路。晶振区域对干扰较敏感，尤其是无源晶振两端的模拟振荡节点。若受到强干扰，可能出现：

频率短时波动或频率偏移；

相位噪声和抖动增加；

起振时间延长；

振荡幅度异常；

高温、低压或强干扰条件下不起振或停振。

2. 射频干扰（RFI）

射频干扰主要来自Wi-Fi、蓝牙、蜂窝通信、雷达、射频发射模块及其他无线设备。射频能量可通过空间辐射、线缆、PCB走线或电源网络耦合到晶振电路。高频射频信号若耦合到晶振引脚、负载电容或芯片振荡器输入端，可能调制振荡信号，导致相位噪声、抖动或频率稳定度变差。

3. 电源噪声

有源晶振、时钟缓冲器和MCU内部振荡器都依赖稳定供电。电源纹波、瞬态压降、开关噪声和地弹可能通过供电网络影响振荡器偏置、输出缓冲器和时钟门限。电源噪声常见来源包括：

开关电源与DC-DC转换器；

大电流负载的快速开关；

高速数字芯片瞬态电流；

电源回路和接地阻抗过大；

去耦电容不足或放置位置不合理。

哪些晶振参数与抗干扰相关？

晶振的抗干扰表现不能只用一个参数衡量。应结合以下指标：

- 频率稳定度：温度、电压和负载变化下的频率偏移；

- 相位噪声：频率附近的噪声表现；

- 抖动：时钟边沿的时间波动；

- 驱动电平与谐振阻抗：影响无源晶振起振裕量；

- 输出类型与边沿速率：影响时钟信号完整性和EMI；

- 供电噪声抑制能力：对有源晶振尤其重要；

- 封装、屏蔽和工作温度等级：影响环境适应性。

低抖动、低相位噪声晶振可降低时钟自身的时间噪声，但不能替代PCB布局、屏蔽和供电设计。扩频晶振则主要用于降低时钟信号的辐射峰值EMI，不应简单理解为“更能抵抗外部电磁干扰”。

晶振抗干扰的设计措施

1. 选择合适的晶振型号

晶振选型应与系统时钟要求、环境条件和EMC目标匹配。

- 低抖动晶振：例如KOAN KJ系列，适用于高速数字、通信、数据采集及对时钟质量要求较高的应用，可降低时钟自身抖动。

- 宽温或高稳定度晶振：适用于工业、车载、户外及温度变化较大的环境。

- 无源晶振：应重点确认负载电容、ESR、驱动电平和芯片振荡器的匹配关系，确保有足够起振裕量。

2. 优化PCB布局

PCB布局是提升晶振抗干扰能力的关键。建议遵循以下原则：

晶振、负载电容C1/C2应尽量靠近芯片晶振引脚；

晶振走线应短、对称，避免过孔和长支线；

晶振区域远离DC-DC电感、开关节点、高速时钟、射频天线和大电流回路；

避免晶振走线跨越地分割、开槽或高速信号线；

按芯片原厂建议处理晶振下方铜皮、接地和禁布区域；

减少测试点、探针和长导线对晶振节点引入的寄生电容；

避免晶振附近放置高噪声器件或频繁切换的大电流负载。

对于无源晶振，振荡节点通常属于高阻抗、低幅度模拟节点，更应避免布线过长和外部耦合。

3. 做好去耦与稳压设计

有源晶振供电去耦

有源晶振的VCC与GND之间应配置就近去耦电容。常见做法是在器件电源引脚附近放置小容量高频去耦电容，并根据电源网络情况增加合适的储能电容。去耦电容应尽量靠近电源引脚，回流路径应短，避免通过细长走线连接。

电源隔离与滤波

若晶振与开关电源、射频功放或高速数字负载共用电源，可根据实际噪声情况采用以下措施：

使用低噪声LDO为敏感时钟模块供电；

在电源支路增加磁珠或LC滤波网络；

控制DC-DC开关节点与晶振区域的距离；

优化电源平面和地回流路径；

避免磁珠、滤波器或长电源走线造成供电压降和启动异常。

电源滤波网络需结合实际电流和稳定性设计，不能随意串联过大阻抗，以免导致晶振启动瞬间供电不足。

4. 合理使用屏蔽和滤波

金属屏蔽罩、屏蔽外壳和接地设计可减少外部辐射耦合，适合射频模块、通信设备和强干扰环境。对于电源线、外部接口或射频信号链路，可根据问题来源采用RC、LC、磁珠、共模电感或专用滤波器。应注意：

- 滤波器应放在干扰进入或离开系统的关键位置；

- 高频滤波效果高度依赖布局和接地回路；

- 石英晶体滤波器适用于特定模拟或中频信号的选频，不适合直接串接在无源晶振振荡回路中；

- 无源晶振两端不应随意增加滤波器，否则可能改变负载电容和起振条件。

5. 控制时钟输出的EMI

有源晶振输出边沿越快，越可能带来更高频的谐波和辐射。若时钟信号存在振铃、过冲或EMI问题，可考虑：

- 缩短时钟走线并保持连续参考地；

- 在源端附近添加合适的串联端接电阻；

- 采用阻抗控制和点对点布线；

- 减少时钟分支，必要时使用时钟缓冲器；

- 在系统允许的前提下，选择扩频时钟方案；

- 调整驱动强度或边沿速率。

端接电阻的阻值需结合输出阻抗、传输线阻抗和接收端特性验证，不能直接套用固定数值。

6. 软件抗干扰的作用与边界

软件不能直接消除晶振本身的频率漂移、相位噪声或停振问题，但可在系统层面降低干扰造成的后果，例如：

- 对传感器和通信数据进行数字滤波；

- 通过校时、时间戳或冗余校验补偿部分时基误差；

- 监测时钟失效状态并进行故障恢复；

- 对异常数据进行判别、重试或容错处理；

- 在支持的系统中使用外部参考源进行周期性校准。

若晶振已出现不起振、停振或明显频偏，仍需从硬件设计、供电和器件匹配中查找根因。

常见问题

使用低抖动晶振能解决外部EMI干扰吗？

不能完全解决。低抖动晶振可改善时钟自身噪声表现，但外部EMI耦合问题仍需通过布局、屏蔽、接地和供电设计处理。

无源晶振两端能加滤波电容吗？

无源晶振两端的C1/C2本身就是振荡回路的一部分。额外增加电容会改变等效负载电容，可能导致频偏、起振变慢甚至不起振。应按芯片和晶振规格书设计，不建议将普通滤波思路直接用于晶振两端。