晶振上电后并不会瞬间进入稳定振荡状态。从上电开始，到振荡信号达到规定幅度并满足系统正常工作要求，这段时间是起振时间，即Start-up Time。在MCU、RTC、通信模块、无线设备以及低功耗电子产品中，晶振起振时间会直接影响系统的上电启动速度、低功耗唤醒时间以及通信初始化效率。

您是不是遇到过这种情况：

同样是24MHz晶振，为什么A方案几乎瞬间起振，而B方案需要几毫秒甚至更长时间？

这个情况是多方面因素决定的。晶体ESR、负载电容CL、振荡器负阻裕量、驱动能力、电源电压、温度以及PCB寄生参数都会影响起振速度。缩短起振时间不是简单地提高驱动电流。驱动过强可能导致晶体Drive Level超标，从而影响频率稳定性和长期可靠性。合理的优化思路应该是：在保证可靠起振的前提下，优化晶体参数、CL、负阻裕量和振荡器工作点，而不是单纯追求更大的驱动能力。

一、晶振为什么需要一定时间才能起振？

晶体振荡器在刚上电时，并没有一个理想的、稳定的大幅度正弦波。振荡通常从非常微小的噪声或扰动开始。振荡能量逐渐积累 ，振幅不断增加，直到达到稳定振荡状态。如果振荡回路提供的增益较高、损耗较低，振幅增长就比较快。如果晶体ESR较高、CL过大、振荡器负阻裕量不足、电源电压较低；温度较低，振荡能量积累速度就会下降，从而表现为起振时间变长。因此，起振时间本质上与振荡回路的增益、损耗和工作条件密切相关。

二、晶振起振慢常见原因

晶体ESR过高

ESR，等效串联电阻。代表晶体在谐振状态下的等效损耗。一般情况下ESR越高，振荡器需要提供的驱动能力越大。如果晶体ESR接近甚至超过芯片振荡器能够承受的范围，就可能出现起振慢、起振裕量不足、低温启动困难、低电压启动困难、部分批次不起振。假设某MCU推荐使用晶体ESR ≤ 80Ω。如果使用ESR = 150Ω的晶体，就可能明显增加起振难度。建议选择ESR较低、与芯片推荐范围匹配的晶体。最终选型仍需要结合考虑频率、CL、Drive Level和成本等。

CL过大

负载电容CL是影响起振时间的重要参数。外围电容、MCU管脚电容和PCB寄生电容共同构成实际负载。如果实际CL过大，振荡器需要推动更大的电容负载，可能导致起振时间增加、负阻裕量下降、驱动需求增加、低温下更加难以启动。例如原设计需要CL ≈ 8pF但实际设计使用了过大的外部电容，使总负载明显增加。这时候即使晶体本身没有问题，也可能出现起振慢。

负阻裕量不足

振荡器需要提供等效负阻来抵消晶体的损耗。如果负阻裕量不足，就会出现起振时间长、低温启动困难、低电压启动困难、不同晶体批次表现不一致。

驱动能力不足

为了缩短起振时间，有些设计会直接提高振荡器驱动能力。这确实可能让起振更快。但如果驱动过高晶体振幅增加、晶体功耗增加、自热增加、非线性增加、频率可能发生变化、老化速度可能增加。

电源电压过低

供电电压也会影响起振。例如某MCU，3.3V时起振正常。但在2.7V时，振荡器内部驱动能力下降，就可能导致起振时间增加。

尤其是电池供电、低功耗设备、无线传感器、IoT设备需要特别注意。如果系统采用动态电压调节，还需要分别测试不同VDD条件下的启动表现。

低温

温度会影响晶体和振荡器的电气特性。在低温环境下，某些器件的ESR、振荡器增益、晶体参数可能发生变化。因此实验室25℃起振正常

并不代表-40℃一定能够正常起振。对于汽车电子、工业设备和户外产品，需要着重考虑低温、低电压、大ESR条件下的起振时间。

PCB寄生电容过大

晶体附近的走线、焊盘、过孔、MCU管脚都会产生寄生电容。如果晶振走线过长，或者PCB布局发生变化，实际CL就可能与原设计不同。通常建议晶体靠近MCU、OSC_IN/OSC_OUT走线尽量短、减少不必要的过孔、控制焊盘尺寸、避免晶振附近存在高速信号。

晶振附近受到噪声干扰

晶振振荡回路属于比较敏感的节点。如果附近有DDR、USB、PCIe、Ethernet、RF、DC-DC开关节点，可能产生电磁干扰。严重情况下会出现起振异常、起振时间增加、波形不稳定、频率跳动。因此晶振布局不仅是离MCU近这么简单，还需要考虑噪声隔离。

三、如何缩短晶振启动时间？

方法1：选择低ESR晶体

特别适合低功耗MCU、RTC、电池设备、快速唤醒设备。

方法2：优化CL

检查“晶体CL”和“外部电容 + MCU管脚电容 + PCB寄生电容”之间的关系。避免使用明显过大的负载电容。但不能为了追求起振速度而盲目降低CL，否则可能导致频率偏差、频率对寄生电容更加敏感、频率一致性变差。

方法3：增加合理的负阻裕量

如果测试发现负阻裕量不足，可以考虑调整振荡器驱动设置、更换低ESR晶体、优化负载电容、选择更适合的MCU振荡器配置。

方法4：优化PCB布局

晶振应尽量靠近MCU。建议MCU OSC引脚到晶体之间的距离，保持尽可能短的连接。另外，还需要避免长走线、不必要过孔、高速信号线从晶体附近经过、DC-DC开关节点靠近晶振。

方法5：优化供电

确保VDD满足MCU规格、电源纹波在允许范围、去耦电容位置合理、DC-DC噪声不会直接耦合到晶振回路。对于低功耗设备，还要验证最低电压条件下的起振时间。

四、起振时间和频率稳定性需要同时考虑

晶振设计中经常存在一个权衡：更快起振，不一定意味着更好的频率性能。例如通过提高驱动能力，可以让晶体更快进入振荡状态，但可能带来Drive Level增加、晶体自热、频率偏移、老化增加、功耗增加。同样，降低CL可能改善起振，但会增加频率对寄生参数的敏感性。因此优化目标应该是：在起振速度、频率精度、稳定性、功耗和可靠性之间找到合理平衡。

五、晶振起振慢排查流程

晶振参数确认

↓ 

检查Frequency / CL / ESR / Drive Level

↓

检查MCU推荐振荡电路

↓

检查负阻裕量

↓

检查PCB走线和寄生参数

↓

检查VDD和电源噪声

↓

测试不同温度和电压

↓

更换已验证晶体进行对比

↓

确定最终优化方案

六、常见问题 FAQ

起振时间越短越好吗？

不一定。只要满足系统启动要求，并且在全温、全压条件下可靠起振即可。过度追求快速起振可能导致驱动过强和可靠性问题。

减小CL能让晶振起振更快吗？

有可能。较小CL可能降低振荡回路负担，但也会增加频率对寄生电容的敏感性，因此不能盲目减小。

提高负阻一定能缩短起振时间吗？

通常增加合理的负阻裕量有助于提高起振能力，但过高的驱动可能增加Drive Level、功耗和晶体应力，因此需要实际测试。

换成低ESR晶振是不是一定更快？

不一定。起振时间还受到CL、振荡器参数、VDD、温度和PCB寄生参数等影响。

为什么同一颗晶振换到另一块PCB上起振时间不同？

因为PCB的走线、焊盘、MCU管脚和布局会改变寄生电容和振荡回路条件。

KOAN晶振：帮助优化晶振起振与可靠性

KOAN晶振提供无源石英晶体、有源晶振、RTC晶体、TCXO、VCXO、VCTCXO及OCXO等产品，可针对MCU、RTC、通信模块、工业控制、汽车电子、无人机及物联网设备提供不同频率、封装、CL、ESR和温度等级的晶振方案。

针对晶振起振慢、低温不起振、低电压不起振及批量产品起振一致性不足等问题，可结合客户实际电路，对晶体的ESR、CL、Drive Level以及振荡器负阻裕量进行匹配分析，并通过不同电压、温度及工作条件下的测试验证晶体与振荡电路的兼容性。在晶振选型过程中，KOAN不仅关注“能不能起振”，还会综合考虑起振时间、频率精度、温度稳定性、驱动电平、功耗和长期可靠性，帮助客户建立更加稳定的时钟方案。