晶振振荡电路中的并联电阻Rf通常使用1MΩ～10MΩ，常见参考值包括1MΩ、4.7MΩ和10MΩ，具体取值需要根据晶振频率、芯片内部振荡器结构以及电路设计要求确定。其中，32.768kHz低频晶振和MHz无源晶振的外围电路设计可能差异较大，并不是所有晶振都需要外接并联电阻。在常见的Pierce皮尔斯振荡电路中，并联电阻主要用于提供直流反馈通路，帮助反相器建立合适的偏置工作点，从而满足振荡电路的工作要求。

一、晶振振荡电路中的并联电阻有什么作用？

在常见的Pierce皮尔斯振荡电路中，无源晶振通常连接在反相放大器的输入端和输出端之间，两侧分别连接负载电容。同时，部分电路会在晶振两端并联一个高阻值反馈电阻Rf。并联电阻的主要作用是为反相器提供直流反馈通路，使反相器能够建立合适的直流偏置工作点，进入适合小信号放大的工作区域。在此基础上，晶振与反相器共同构成正反馈振荡回路。当电路满足振荡条件时，晶振便可以稳定输出指定频率的时钟信号。并联电阻并不是直接决定晶振振荡频率的元件。晶振的标称频率主要由晶体谐振器自身的参数以及外围负载条件决定，而反馈电阻更多影响振荡电路的偏置和工作状态。

二、晶振并联电阻一般选择多大？

在实际电路设计中，晶振并联反馈电阻通常采用MΩ级阻值，常见参考值包括：

1MΩ：在部分MHz皮尔斯振荡电路中使用，具体取值需要结合芯片内部反相器特性。

4.7MΩ：一些常见晶振振荡电路中的参考选择。

10MΩ：在部分低功耗、低频晶振电路中使用，例如 32.768kHz RTC振荡电路。

这些数值只是常见设计参考，并不代表所有晶振电路都适用。例如，32.768kHz低功耗晶振通常需要配合专用RTC振荡器使用，其反馈电阻和负载电容应优先参考芯片厂商提供的参考设计。对于MHz级无源晶振，也需要根据MCU、处理器或其他振荡芯片的内部振荡器结构确定是否需要外接反馈电阻。因此，选择并联电阻时，不能仅根据晶振频率判断，还需要结合具体芯片的数据手册和推荐电路进行设计。

三、并联电阻过大或过小会有什么影响？

并联电阻的取值会影响振荡电路的直流偏置和反馈特性。

电阻阻值过小：可能增加反馈通路的负载，使反相器输出端与输入端之间的信号反馈条件发生变化，影响振荡电路的增益和起振裕量。

电阻阻值过大：电路对输入漏电流、PCB表面漏电和寄生参数可能更加敏感，部分电路还可能出现偏置建立困难等问题。

并联电阻并不是越大越容易起振，也不能简单认为阻值越小就越稳定。实际影响取决于反相器结构、输入输出阻抗以及整个振荡回路的参数。对于晶振应用而言，除了反馈电阻，还需要重点关注晶振的 ESR、负阻和驱动功率。

四、晶振振荡电路设计，还需要关注哪些参数？

ESR：反映晶体谐振器在谐振状态下的等效损耗。在其他条件相同的情况下，ESR 越低，振荡电路通常越容易满足起振要求。

负阻：判断振荡电路能否可靠驱动晶振的重要参数。振荡电路负阻的绝对值应大于晶振ESR，并保留足够的起振裕量。工程设计中常以ESR的3～5倍作为初步参考，但最终应以芯片厂商的设计要求及实际测试结果为准。

CL：负载电容是晶振选型和外围电路设计中的关键参数。如果实际负载电容与晶振标称负载电容不匹配，可能造成振荡频率偏差，影响时钟精度。在Pierce振荡电路中，负载电容通常由两侧外接电容、芯片引脚电容以及PCB寄生电容共同决定。

DL：晶振驱动功率是指晶体谐振器工作时消耗的功率。驱动功率过大可能导致晶振长期工作可靠性下降，甚至引起频率漂移或其他性能问题。在设计中需要结合晶振规格书中的最大驱动功率要求，必要时通过串联电阻Rs调整驱动水平。

五、晶振外围电路设计不能只关注电阻数值

在实际应用中，即使选择了合适的并联电阻，如果晶振选型、负载电容或者 PCB 布局不合理，也可能出现起振困难、频率偏差和振荡不稳定等问题。建议在设计时重点关注以下几点：

优先参考MCU、RTC或其他振荡芯片厂商提供的晶振应用电路。

根据晶振规格书确认标称频率、负载电容、ESR和最大驱动功率。

合理设计反馈电阻和负载电容，避免直接套用其他电路的参数。

尽量缩短晶振与芯片之间的走线，减少寄生电容和外部干扰。

对实际电路进行起振时间、负阻裕量和频率稳定性测试。

六、合适的晶振让时钟电路工作更加稳定

晶振是电子设备时钟系统中的重要基础元器件，其性能不仅取决于晶体本身，也与外围振荡电路的设计密切相关。无论是消费电子、工业控制、通信设备，还是汽车电子应用，都需要根据实际工作环境和系统要求，综合考虑晶振的频率精度、负载电容、ESR、驱动功率及电路匹配情况。KOAN晶振专注于石英晶体谐振器及晶体振荡器产品，为电子设备提供多种频率规格和封装形式的时钟器件解决方案。在晶振选型与应用过程中，合理匹配晶振参数和外围电路，有助于提高振荡电路的起振可靠性和长期工作稳定性。