发布时间:2021-04-13
阅读次数:3260次
晶振(Crystal Oscillator)是电子设备中重要的时间和频率基准源,被称为设备的“心脏”。它为MCU、通信设备、网络设备、工业控制系统等提供稳定的时钟信号,直接影响系统运行的可靠性。根据内部结构不同,晶振主要分为两大类:
石英晶体谐振器(Crystal Resonator),也称无源晶振;
石英晶体振荡器(Crystal Oscillator),也称有源晶振。
无源晶振内部只有石英晶片,没有独立的振荡电路,需要配合芯片内部振荡电路以及外部匹配电容才能产生稳定的时钟信号。因此,无源晶振的频率精度和起振性能会受到外围电路设计影响。
有源晶振内部集成了石英晶体和振荡芯片,可以直接输出时钟信号,无需外部匹配电容。相比无源晶振,有源晶振具有输出信号质量更好、频率稳定性更高、受外围电路影响较小等特点,广泛应用于通信设备、工业控制、网络设备、仪器仪表等高可靠性场景。
有源晶振根据输出方式、封装形式以及内部电路设计不同,通常分为4脚、6脚、8脚等多种结构。不同型号的引脚定义可能存在差异,因此在使用前必须查看对应规格书中的Pin Definition(管脚定义)。贴片有源晶振通常通过外壳上的定位点(·)判断1脚位置。一般情况下,带有圆点标识的一角为Pin 1。
不同系列晶振的功能定义并不完全相同,例如普通CMOS输出晶振、LVDS差分晶振、HCSL晶振等,其引脚功能会有所区别。
四脚晶振是应用最广泛的有源晶振结构,常用于CMOS输出时钟振荡器。

典型定义如下:
Pin 1:三态控制端(Tri-state)
Pin 2:GND,接地
Pin 3:Output,时钟信号输出
Pin 4:VCC,电源输入
其中,三态控制端用于控制输出状态。当晶振正常工作时,输出为高电平或低电平逻辑信号。当三态控制端关闭时,输出进入高阻态(Hi-Z),可用于系统待机控制。
六脚晶振通常用于LVDS、差分输出等高速时钟应用。

典型定义如下:
Pin 1:三态控制端
Pin 2:悬空(NC)
Pin 3:GND
Pin 4:正向输出(OUT+)
Pin 5:反向输出(OUT-)
Pin 6:VCC电源输入
差分输出通过OUT+和OUT-两个信号共同传输,可以有效降低噪声干扰,提高高速通信系统中的信号完整性。
八脚晶振主要用于更高性能要求的差分时钟系统。

典型定义如下:
Pin 1:OE输出使能端
Pin 2:悬空(NC)
Pin 3:GND
Pin 4:正向输出(OUT+)
Pin 5:反向输出(OUT-)
Pin 6:VCC电源
Pin 7、Pin 8:不连接(NC)
OE(Output Enable)用于控制输出状态。当OE有效时,晶振输出正常时钟信号;当OE关闭时,输出进入高阻态。
为了提高时钟信号质量,降低电源噪声和EMC干扰,有源晶振通常需要进行外围电路设计。典型EMC设计包括输出端匹配、电源滤波以及噪声抑制。
有源晶振输出端通常预留串联电阻。其作用主要包括:降低信号反射、减少输出波形过冲和振铃、改善高速时钟信号完整性。电阻值需要根据实际PCB走线长度、负载情况以及测试结果进行调整。
晶振电源端通常需要增加滤波电容。电容可以与串联电阻共同形成简单RC滤波网络,用于降低电源噪声对晶振输出频率和信号质量的影响。实际应用中,需要根据晶振工作电压、频率以及系统噪声环境选择合适的电容值。
有源晶振的VCC电源建议不要直接连接电源,应通过磁珠进行隔离。磁珠的作用:
降低电源纹波;
减少数字电路噪声耦合到晶振;
提高时钟信号稳定性。
从电路特性来看,磁珠与电感具有类似作用,可以对高频噪声进行抑制。如果系统对EMC要求较低,也可以根据实际情况取消磁珠。电源端磁珠L1与电容C2、C3可以组成LC滤波网络,进一步改善电源质量。
有源晶振虽然内部集成振荡芯片,使用方便,但仍需要注意以下几点:
- 使用前确认晶振型号对应的引脚定义,避免电源和输出脚接错。
- 检查工作电压是否匹配,例如1.8V、2.5V、3.3V、5.0V等。
- CMOS、LVDS、HCSL等不同输出方式,需要匹配对应的后端芯片输入要求。
- PCB设计时,应尽量缩短晶振输出线路,避免高速时钟受到干扰。
- 对高速通信、FPGA、网络设备等应用,应重点关注相位噪声、抖动以及EMC性能。
KOAN晶振提供多种晶体振荡器产品,包括:
CMOS时钟振荡器;
LVDS差分晶振;
HCSL输出晶振;
VCXO压控晶振;
TCXO温补晶振;
OCXO恒温晶振。
支持多种封装尺寸和电压选择,可满足通信设备、工业控制、测试仪器、智能终端等不同应用需求。在晶振选型、参数匹配以及应用过程中,如遇到起振、频率偏差、信号质量等问题,KOAN可提供专业技术支持。