晶振的频率精度不仅取决于晶体本身的参数，负载电容（CL）是否匹配同样会影响实际工作频率。如果实际负载电容与晶振规格书中的额定 CL 不一致，可能导致晶振出现频率偏移，影响计时精度、数据传输和系统同步。那么，晶振负载电容为什么会影响频率？电容应该怎么选？

什么是晶振负载电容？

负载电容（Load Capacitance，CL）是晶振工作时的等效电容，并不是单独某一个电容器的数值。实际电路中的负载电容通常受到以下因素影响：晶振两端的外部匹配电容；PCB走线、焊盘产生的寄生电容；MCU或其他芯片输入引脚的内部电容。晶振规格书中通常会标注额定负载电容，例如 CL=8pF、12.5pF、18pF 等。设计电路时，需要让实际负载条件尽可能接近晶振的额定 CL，才能获得接近标称值的工作频率。

负载电容为什么会影响晶振频率？

对于常见的无源晶体振荡电路，晶振两端通常分别连接一个匹配电容到地。这两个电容与PCB寄生电容、芯片内部电容共同构成晶振实际的负载条件。通常可以用下面的近似公式估算：

CL ≈ (C1 × C2) / (C1 + C2) + Cstray

其中：

- C1、C2：晶振两端的外部匹配电容；

- Cstray：PCB走线、焊盘及芯片引脚等产生的寄生电容。

当实际 CL 与晶振规格书要求的 CL 不匹配时，晶振的实际工作频率就会偏离标称频率。

负载电容匹配 → 频率更接近标称值；

负载电容偏差 → 可能产生频率偏移。

电容太大或太小会怎么样？

负载电容过大

如果实际负载电容高于晶振规格要求，通常会使晶振工作频率向较低方向偏移，同时可能增加振荡器的启动难度。如果电容过大，还可能增加振荡电路的负担，导致起振时间变长，严重时甚至出现不起振。

负载电容过小

如果实际负载电容低于晶振要求，晶振的实际频率可能向较高方向偏移。因此，并不是电容越大越好，也不是越小越好，而是要根据晶振规格书和实际电路进行匹配。

32.768kHz晶振为什么特别需要关注CL？

32.768kHz音叉晶体广泛应用于手表、RTC、智能穿戴设备、计时器等产品。由于其工作频率较低，即使很小的频率偏差，经过长时间累积后也可能形成明显的计时误差。例如，假设32.768kHz晶振产生 20ppm 的频率偏差。每天的时间误差约为86400 × 20ppm ≈ 1.73秒/天。长期累计后，一年可能产生超过10分钟的误差。因此，对于RTC和计时类应用，除了晶振自身的频率精度，还需要特别关注负载电容、温度特性以及PCB寄生电容。

如何选择晶振匹配电容？

选择匹配电容时，不能简单地按照晶振标注的 CL 直接选择同样数值的电容。例如，晶振规格书要求CL = 12.5pF，假设PCB和芯片产生的寄生电容约为Cstray = 3pF。在C1、C2相等的情况下，可以根据公式估算合适的电容值。实际设计还会受到芯片内部电容、PCB布局、元件误差等因素影响，因此最终数值应结合实际测试进行调整。

如何通过调试确定电容？

在实际产品开发中，可以通过频率测试对匹配电容进行优化。

实际频率偏低 → 可以适当减小匹配电容；
实际频率偏高 → 可以适当增大匹配电容。

在完成初步匹配后，还应进行高低温频率测试、启动测试、振荡波形测试、批量一致性测试。确认晶振在实际工作环境下具有足够的频率稳定性。

PCB布局会影响负载电容

即使选择了正确的匹配电容，如果PCB设计不合理，实际负载条件仍可能发生变化。晶振应尽量靠近MCU或振荡器芯片，晶振两端走线应尽可能短，并减少不必要的走线、过孔和其他高频信号干扰。这些因素都会改变寄生电容，从而影响晶振实际的负载条件。晶振选型、匹配电容和PCB布局需要作为一个整体进行设计。

KOAN晶振

晶振负载电容的选择会直接影响实际工作频率和振荡性能。对于不同频率、不同CL要求以及不同应用环境的晶振，需要结合具体电路进行选型和匹配。KOAN晶振提供多种无源晶振和有源晶振，覆盖不同频率、封装尺寸及性能要求，可根据客户的实际应用提供晶振选型和技术支持。