晶振阻抗是晶体谐振器在不同频率下表现出的电阻抗特性，与ESR、负载电容和振荡器的负性阻抗密切相关。晶振阻抗匹配不合理，可能导致频率偏差、起振时间过长甚至不起振。在晶振电路设计和调试中，通常可以通过查看阻抗特性、匹配负载电容、检查负性阻抗裕量三个步骤，判断晶振是否能够稳定工作。

第一步：看晶振的阻抗特性

石英晶体谐振器可以通过等效电路进行分析，常见的等效模型包括：

L1：等效串联电感

C1：等效串联电容

R1：等效串联电阻

C0：静态电容

串联谐振频率 fs

在串联谐振点附近，L1和C1的电抗相互抵消，晶体阻抗较低，主要由等效串联电阻决定。在这个频率附近，晶体比较容易被振荡电路激励。

并联谐振频率 fp

随着频率变化，晶体的动态支路与静态电容C0共同作用，阻抗会出现高阻抗区域。

对于常见的并联型晶体振荡电路，实际工作频率通常位于fs和fp之间，具体工作点会受到负载电容CL等因素影响。

第二步：调整负载电容

确定晶体的基本参数后，还需要对外围电路进行匹配。在常见的Pierce振荡器中，晶振两端通常连接两个负载电容C1和C2。这些电容与PCB走线、芯片引脚等产生的寄生电容共同构成晶振实际看到的负载电容。

可以近似表示为：CL ≈ (C1 × C2) / (C1 + C2) + Cstray

其中Cstray代表PCB、封装以及芯片输入端产生的寄生电容。

负载电容会影响晶体的实际工作频率：

负载电容偏大 → 工作频率通常降低

负载电容偏小 → 工作频率通常升高

如果负载电容选择不合理，会造成频率偏差，还可能增加起振难度。晶振选型时不能只看标称频率，还需要关注：负载电容CL、ESR、频差、温度稳定度、驱动功率。

第三步：计算负性阻抗

即使晶振的负载电容已经匹配，如果振荡器的驱动能力不足，晶振仍然可能出现不起振或起振时间过长的问题。这时候就需要关注负性阻抗。振荡器需要产生足够的负阻抗来补偿晶体自身的损耗。振荡器提供的负性阻抗越强，越有能力克服晶体的等效串联电阻ESR。部分设计会要求：|-R| ≥ 5 × ESR作为设计经验值。但并不是所有晶振和芯片都必须固定满足5倍关系，最终应以晶振规格书和MCU/芯片厂商的设计要求为准。

如果负性阻抗裕量不足，可能出现起振困难、起振时间过长、温度变化后无法起振、批次之间起振稳定性差。而驱动能力也并非越大越好。过大的驱动可能导致晶体受到过高的激励功率，从而增加频率漂移、老化或可靠性风险。

晶振阻抗、ESR和负性阻抗有什么区别？

晶振不起振，应该怎么排查？

如果实际电路出现晶振不起振，不建议只更换晶振，可以按照下面的顺序进行排查：

① 检查晶振型号

确认晶振的频率、CL、ESR、工作温度范围、封装及引脚定义，是否符合芯片厂商推荐的参数。

② 检查负载电容

确认C1、C2的实际数值，并考虑PCB和芯片引脚产生的寄生电容。

③ 检查负性阻抗

通过测试确认振荡器具有足够的负性阻抗裕量。

④ 检查PCB布局

晶振应尽量靠近MCU的晶振引脚，相关走线尽量短，并远离高速数字信号和强干扰源。

⑤ 使用示波器观察波形

观察晶振两端的振荡波形、启动过程以及振幅变化。普通示波器探头本身具有输入电容，直接连接到晶振引脚可能改变振荡电路的负载条件。因此测试时应尽量使用合适的低电容探头或主动探头。

KOAN晶振

晶振能否稳定工作，并不是单纯取决于晶振本身，而是与晶振参数、负载电容、振荡器负性阻抗以及PCB设计密切相关。KOAN晶振提供多种无源晶振和有源晶振，覆盖不同频率、负载电容、ESR、封装尺寸及稳定度要求，可根据具体MCU、通信芯片及应用场景提供晶振选型和技术支持。