发布时间:2021-07-12
阅读次数:2693次
随着5G通信、数据中心、高速网络、服务器、PCIe、光模块以及高速计算的发展,电子系统对时钟信号的要求越来越高。除了频率精度之外,相位噪声、时钟抖动(Jitter)、EMI以及高速传输能力也成为影响系统性能的重要因素。传统CMOS或TTL输出适用于中低速数字电路,而在高速信号传输中,更推荐采用差分输出晶振(Differential Crystal Oscillator)。
差分晶振通过两路互补输出(OUT+、OUT−)传输时钟信号,能够有效抑制共模噪声,提高抗干扰能力,降低电磁辐射(EMI),并保持较好的信号完整性,因此广泛应用于高速数字系统。
目前最常见的差分输出接口包括:
LVPECL(Low Voltage Positive Emitter Coupled Logic)
LVDS(Low Voltage Differential Signaling)
HCSL(High-Speed Current Steering Logic)
不同输出方式适用于不同的应用场景,下面分别进行介绍。
LVPECL(Low Voltage Positive Emitter Coupled Logic)是PECL(Positive Emitter Coupled Logic)的低电压版本,也是高速通信设备中应用较广的一种差分逻辑接口。LVPECL具有较高的转换速度、较低的时钟抖动和优异的相位噪声性能,因此非常适合需要高频率、高稳定度时钟源的系统。其主要特点包括:
输出摆幅较大
上升、下降沿速度快
高频性能优良
相位噪声较低
驱动能力较强
由于LVPECL通常采用恒流工作方式,因此功耗相对较高,并且需要按照规范设计终端匹配电路。典型应用包括:
光通信设备
电信基站
频率合成器
网络交换机
高速通信模块
LVDS(Low Voltage Differential Signaling)是一种低电压差分信号传输标准,由美国国家半导体公司(National Semiconductor)提出,目前已成为高速数字接口中应用最广泛的输出方式之一。相比传统CMOS输出,LVDS具有更低的输出电压摆幅,因此能够在保持高速传输的同时显著降低功耗和电磁干扰。LVDS具有以下优势:
功耗低
EMI小
抗干扰能力强
适合长距离高速传输
信号完整性好
根据不同产品设计,LVDS输出频率可覆盖数百MHz甚至数GHz,因此广泛应用于:
FPGA
高速ADC/DAC
工业自动化
视频接口
数据中心设备
医疗电子
对于高速数字系统而言,LVDS通常是综合性能和成本较为平衡的选择。
HCSL(High-Speed Current Steering Logic)是一种高速电流驱动差分输出方式,目前大量应用于PCI Express(PCIe)时钟系统。HCSL采用恒流驱动方式,可获得较低的时钟抖动,非常适合高速串行总线。HCSL主要特点包括:
超低抖动
良好的高速性能
输出摆幅稳定
支持高频应用
由于采用电流驱动方式,因此HCSL同样具有较高的功耗,并且必须按照规范进行终端电阻匹配,否则容易影响信号质量。典型应用包括:
PCI Express
SSD
GPU
AI服务器
网络交换机
高速计算平台
三种差分输出方式都能够提供优于CMOS输出的高速时钟性能,但设计重点有所不同。
| 输出类型 | 优点 | 特点 | 典型应用 |
|---|---|---|---|
| LVPECL | 高频性能优异、相位噪声低 | 功耗较高,需要终端匹配 | 通信设备、光模块、频率合成器 |
| LVDS | 功耗低、EMI小、传输距离长 | 综合性能均衡 | FPGA、工业控制、数据通信 |
| HCSL | 超低抖动、高速性能优秀 | 电流驱动,主要用于PCIe | 服务器、PCIe、AI计算平台 |
在实际设计中,应根据目标芯片支持的接口类型进行选择,不能随意互换不同输出标准。
选择差分晶振时,不仅需要确认输出方式,还应综合考虑以下参数:
- 确认芯片支持的输出标准,例如LVDS、LVPECL或HCSL。
- 根据系统设计选择合适的工作频率、供电电压、封装尺寸以及频率稳定度。
如果应用于高速通信或射频设备,还需要重点关注相位噪声(Phase Noise)和时钟抖动(Jitter)等指标,以保证系统性能。此外,不同输出方式对终端匹配、电源滤波和PCB布线均有不同要求,设计时应参考器件规格书进行布局和阻抗控制。
KOAN提供多系列差分晶体振荡器,可满足高速通信、服务器、工业控制及网络设备等应用需求。KOAN差分晶振产品统一采用KD系列命名,其中:
KDxxxP:LVPECL输出,例如 KD706P
KDxxxD:LVDS输出,例如 KD708D
KDxxxC:HCSL输出,例如 KD506C
产品覆盖多种封装尺寸、工作电压及频率范围,可根据不同应用需求选择适合的型号。
随着高速数字通信技术的发展,差分晶振已经成为高性能电子系统的重要时钟源。相比传统CMOS输出,LVPECL、LVDS和HCSL能够提供更低的EMI、更好的抗干扰能力、更低的时钟抖动以及更高的传输速率。不同差分接口各有特点,没有绝对优劣,应根据芯片接口、电路设计及应用场景进行合理选择。对于服务器、5G通信、光模块、PCIe、FPGA及高速数据传输系统而言,选择合适的差分晶振能够有效提升整个系统的稳定性和可靠性。KOAN提供丰富的差分晶体振荡器产品及技术支持,可协助客户完成晶振选型、接口匹配和时钟解决方案设计。